Edocti Training

Modelarea aplicațiilor AUTOSAR și generarea RTE

Name: Modelarea aplicațiilor AUTOSAR și generarea RTE
Rating: 4.5 (124 reviews)

Intermediar

14 h

4.5 (124 recenzii)

Contactați-ne

Sesiuni programate

Nu există sesiuni disponibile în acest moment.

Anunță-mă când se deschide următoarea sesiune

AUTOSAR RTE în practică: Învață să modelezi componente software (SWC) și să generezi mediul de rulare (Runtime Environment) cap‑coadă.

Legi conceptele abstracte de Virtual Function Bus (VFB) — porturi, interfețe, runnables — de configurarea ARXML concretă și implementarea în cod.

Integrezi aplicația cu straturile de Basic Software (BSW) pentru comunicație, I/O și diagnoză, respectând constrângerile riguroase de timing.

Dobândești experiență practică: Aproximativ 70% din curs este dedicat laboratoarelor focalizate pe modelare structurală, mapping și procesul de generare.

Cum te ajută acest curs: Vei proiecta interfețe clare și vei orchestra execuția și comunicația între componente cu totală încredere.

Cui i se adresează: Inginerilor embedded și automotive care fac pasul către proiectarea logicii de aplicație sau integrarea RTE.

Cursul include recomandări pentru optimizarea performanței (footprint) și depanarea problemelor structurale din fișierele ARXML.

Abilități dobândite

Modelare SWC & Compoziții Virtual Function Bus (VFB) Implementare API RTE Mapping pe Task-uri OS Integrare Stivă BSW Authoring ARXML Paradigme de Comunicație Flux de Generare RTE

Curriculum

Fundamente AUTOSAR

Concepte cheie și vedere de ansamblu a arhitecturii
Application layer vs. BSW; rolul RTE și VFB
Termeni: SWC, porturi, port interfaces, runnables, events

Concepte BSW – esențiale pentru aplicații

Straturile BSW pe scurt (EcuM, BswM, SchM, prezentare OS)
Vedere de ansamblu a stivei de comunicare: Com, PduR, CanIf/EthIf, CanTp/SoAd
Diagnoză & erori: Dcm, Dem (nivel înalt)
Bazele memoriei: MemIf, NvM, Fee/Ea, MemMap

Modelarea la nivel de aplicație

Tipuri de SWC: Sender–Receiver, Client–Server, Mode management, NvData
Modelarea VFB: componente, compoziții, conexiuni
Porturi & port interfaces (data elements, operations, mode declarations)
Variants și feature models (variant handling)
Runnables & events: timing, data received, operation invoked, mode switch
Maparea pe task-uri: planificarea runnables pe task-uri OS; priorități și timing

RTE – modelul de interfață și execuție

Cum mediază RTE relația Application ↔ BSW; call-outs și call-ins
APIs: Rte_Read/Rte_Write, Rte_Call, Rte_Switch, Rte_IrvRead/Write
Wait points și evenimente RTE; reentrancy și aspecte de concurență
Moduri de operare pentru RTE; recomandări de performanță și footprint

Integrare I/O și comunicație

I/O de bază: DIO/ADC/PWM – accesul unui SWC la I/O prin RTE
Paradigme de comunicație și modelarea semnalelor/PDU-urilor în Com
Schimb de date pe CAN și Ethernet; puncte de configurare în BSW
Trasee end-to-end (SWC ↔ RTE ↔ ComStack) – trasabilitate și hook-uri de test

Fluxul de generare RTE

Authoring: structura ARXML și validări de bază
Configurație: maparea porturilor, conectorilor, evenimentelor și task-urilor
Fazele de generare și artefactele; integrarea codului generat în build
Hands-on: generare RTE și rularea unei compoziții SWC minimale
Troubleshooting: erori tipice (ARXML inconsistent, mapări lipsă)

Structura zilei de curs

Partea 1: 09:00–10:30
Pauză: 10:30–10:45
Partea 2: 10:45–12:15
Pauză de prânz: 12:15–13:15
Partea 3: 13:15–15:15
Pauză: 15:15–15:30
Partea 4: 15:30–17:30